(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平11-261061

(43)公開日 平成11年(1999)9月24日


(51) Int. Cl. 6 H01L 29/78 21/223 29/16	識別記号	F I H01L 29/78 652 E 21/223 A 29/16	
20, 10		29/78 652 T	
		審査請求 未請求 請求項の数12 OL (金	全12頁)
(21)出願番号	特願平10-60189	(71)出願人 000004260 株式会社デンソー	
(22) 出願日	平成10年(1998) 3月11日	愛知県刈谷市昭和町1丁目1番地 (72)発明者 奥野 英一 愛知県刈谷市昭和町1丁目1番地 社デンソー内	株式会
		(72)発明者 小島 淳 愛知県刈谷市昭和町1丁目1番地 社デンソー内	株式会
		(74)代理人 弁理士 伊藤 洋二 (外1名)	

(54) 【発明の名称】炭化珪素半導体装置及びその製造方法

(57)【要約】

【課題】 イオン注入によってチャネル領域を構成する場合においても良好なキャリア移動度を有するようにする。

【解決手段】 p 型炭化珪素ベース領域3a、3b含むn 型炭化珪素エピ層2の表面に酸化シリコン膜30を成膜する。その後、熱処理を行って、p 型炭化珪素ベース領域3a、3bの表面部分に介在するp型不純物を酸化シリコン膜30に外部拡散させる。これにより、p 型炭化珪素ベース領域3a、3bの表層部はp型不純物が少なくなる。そして、このp 型炭化珪素ベース領域3a、3bにイオン注入を行うことで表面チャネル層5aを形成する。これにより、p型不純物を補償してできる中性不純物の量を少なくでき、キャリア移動度の向上を図ることができる。



【特許請求の範囲】

【請求項1】 主表面及び主表面と反対面である裏面を 有し、炭化珪素よりなる第1導電型の半導体基板(1)

前記半導体基板の主表面上に形成され、前記半導体基板 よりも高抵抗な炭化珪素よりなる第1導電型のドレイン

前記ドレイン層の表層部の所定領域に形成され、所定深 さを有する第2導電型の半導体層(3 a 、3 b)と、 前記半導体層の表層部の所定領域に形成され、該半導体 10 層の深さよりも浅い第1導電型のソース領域 (4 a 、 4 b) Ъ.

前記半導体層の表面部及び前記ドレイン層の表面部に第 1 導電型の不純物をイオン注入することで、前記ソース 領域と前記ドレイン層とを繋ぐように形成された、炭化 珪素よりなる第1導電型の表面チャネル層 (5 a) と、 前記表面チャネル層の表面に形成されたゲート絶縁膜 (7) と、

前記ゲート絶縁膜の上に形成されたゲート電極 (8)

前記半導体層及び前記ソース領域に接触するように形成 されたソース電極(10)と、

前記半導体基板の裏面に形成されたドレイン電極(1 1) レを備え

前記表面チャネル層内に介在している第2導電型不純物 の濃度は、前記半導体層のうち前記表面チャネル層より も下方に位置する領域に介在している第2導電型不純物 の濃度よりも低くなっていることを特徴とする炭化珪素 半導体装置。

【請求項2】 炭化珪素からなる第1導電型の半導体層 30 を有する半導体基板(101)と、

前記半導体層の表層部に第2導電型の不純物をイオン注 入することによって形成された第2導電型のチャネル層 (102) と、

前記チャネル層の両端に位置する第2導電型のコンタク ト領域(103、104)と、

前記チャネル層をチャネル領域として、少なくとも前記 チャネル層上に形成されたゲート電極層(106)とを 備え、

は、前記半導体層のうち前記チャネル層よりも下方に位 置する領域に介在している第1導電型不純物の濃度より も低くなっていることを特徴とする炭化珪素半導体装 置。

【請求項3】 炭化珪素からなる第1導電型の半導体層 (3a、3b、101)の表層部に、第2導電型の不純 物をイオン注入することで導電型を反転させて、該第2 導電型の不純物が注入された部分をチャネル領域 (5) a、102)としており、少なくも前記チャネル領域上

ることによって前記チャネル領域に流す電流のスイッチ ングを行う炭化珪素半導体装置おいて、

前記チャネル領域に介在している第1導電型不純物の濃 度は、前記半導体層のうち前記チャネル領域よりも下方 に位置する領域に介在している第1導電型不純物の濃度 よりも低くなっていることを特徴とする炭化珪素半導体

【請求項4】 第1導電型の半導体基板(1)の主表面 上に、この半導体基板よりも高抵抗な炭化珪素よりなる 第1導電型のドレイン層(2)を形成する工程と、 前記ドレイン層の表層部の所定領域に、所定深さを有す る第2導電型の半導体層 (3 a 、3 b) を形成する工程

前記半導体層の表層部に介在する第2導電型の不純物を 該半導体層の外部に拡散させる外部拡散工程と、

前記半導体層の表層部の所定領域にイオン注入を行い、 チャネル領域となる表面チャネル層(5a)を形成する 工程と、

前記半導体層の表層部の所定領域に、前記表面チャネル 20 層に接すると共に該半導体層の深さよりも浅い第1導電 型のソース領域(4a、4b)を形成する工程と、を含 むことを特徴とする炭化珪素半導体装置の製造方法。

【請求項5】 炭化珪素からなる第1導電型の半導体層 を含む半導体基板(101)を用意し、前記半導体層の 表層部に介在する第1導電型の不純物を該半導体層の外 部へ拡散させる外部拡散工程と、

前記半導体層の表層部に、第2導電型の不純物をイオン 注入して第2導電型のチャネル層(102)を形成する て程と

前記チャネル層の両側に、前記チャネル層よりも低抵抗 の第2導電型のコンタクト領域(103、104)を形 成する工程と、

前記チャネル層をチャネル領域として、少なくとも前記 チャネル層上にゲート電極層(106)を形成する工程 と、を備えていることを特徴とする炭化珪素半導体装置 の製造方法。

【請求項6】 炭化珪素からなる第1導電型の半導体層 (3a、3b、101)の表層部に、第2導電型の不純 物をイオン注入することで、導電型を反転させてチャネ 前記チャネル層に介在している第1導電型不純物の濃度 40 ル領域(5a、102)を形成しており、少なくも前記 チャネル領域上に形成されたゲート電極(9、106) へ電圧を印加することによって前記チャネル領域に流す 電流のスイッチングを行う炭化珪素半導体装置の製造方 法において、

> 前記半導体層の表層部に介在する第1導電型の不純物を 該半導体層の外部へ拡散させる外部拡散工程を有し、 前記イオン注入は、前記拡散工程後に行うことを特徴と する炭化珪素半導体装置の製造方法。

【請求項7】 前記外部拡散工程は、前記半導体層上に に形成されたゲート電極 (9、106) へ電圧を印加す 50 拡散用膜 (30) を成膜し、この拡散用膜中に不純物を

拡散させる工程であることを特徴とする請求項4乃至6 のいずれか1つに記載の炭化珪素半導体装置。

【請求項8】 前記拡散用膜として、酸化シリコン(3 0) を用いることを特徴とする請求項7に記載の炭化珪 素半導体装置。

【請求項9】 前記外部拡散工程は、減圧雰囲気下で熱 処理を行い、この雰囲気中に不純物を拡散させる工程で あることを特徴とする請求項4乃至6のいずれか1つに 記載の炭化珪素半導体装置。

【請求項10】 炭化珪素からなる第1導電型の半導体 10 層(3a、3b、101)の表層部に、第2導電型の不 純物をイオン注入することで、導電型を反転させてチャ ネル領域(5a、102)を形成しており、少なくも前 記チャネル領域上に形成されたゲート電極(9、10 6) へ電圧を印加することによって前記チャネル領域に 流す電流のスイッチングを行う炭化珪素半導体装置を製 造するのに用いられる炭化珪素半導体基板であって、 表面に前記半導体層が位置していると共に、該半導体層 の表層部における第1導電型の不純物が半導体層の外部 に拡散されており、前記表層部に介在する第1導電型不 20 純物の濃度が、半導体層のうち前記表層部よりも内側に 介在する第1導電型不純物の濃度よりも低くなっている 炭化珪素半導体基板。

【請求項11】 前記表面からの深さに対して、前記不 純物の濃度が線形な関係を成して低濃度になっているこ とを特徴とする請求項10に記載の炭化珪素半導体基 板。

【請求項12】 前記不純物濃度が低濃度となっている 前記表面側には、前記不純物とは異なる導電型の不純物 がドーピングされて、PN接合が形成されていることを 30 特徴とする請求項10又は請求項11に記載の炭化珪素 半導体基板。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、炭化珪素半導体装 置及びその製造方法に関し、特に絶縁ゲート型電界効果 トランジスタ、とりわけ大電力用の縦型パワーMOSF ETに関するものである。

[0002]

【従来の技術】本出願人は、プレーナ型MOSFETに 40 おいて、チャネル移動度を向上させてオン抵抗を低減さ せたものを、特願平10-6027号で出願している。 このプレーナ型MOSFETの断面図を図9に示し、こ の図に基づいてプレーナ型MOSFETの構造について 説明する。

【0003】n′型炭化珪素半導体基板1は上面を主表 面1aとし、主表面1aの反対面である下面を裏面1b としている。このn. 型炭化珪素半導体基板1の主表面 1 a 上には、基板 1 よりも低いドーパント濃度を有する n 型炭化珪素エピタキシャル層(以下、n 型炭化珪 50 ース領域4a、4bおよびp 型炭化珪素ベース領域3

素エピ層という)2が積層されている。このとき、n' 型炭化珪素半導体基板1およびn 型炭化珪素エピ層2 の上面を (0001) Si面としているが、n'型炭化 珪素半導体基板1およびn 型炭化珪素エピ層2の上面 を (112-0) a面としてもよい。つまり、(000 1) Si面を用いると低い表面状態密度が得られ、(1 12-0) a 面を用いると、低い表面状態密度で、か つ、完全にらせん転位の無い結晶が得られる。

【OOO4】n型炭化珪素エピ層2の表層部における 所定領域には、所定深さを有する p 型炭化珪素ベース 領域3aおよびp型炭化珪素ベース領域3bが離間し て形成されている。また、ベース領域3a、3bには、 -部厚さが厚くなったディープベース層30a、30b が形成されている。このディープベース層30a、30 bは、n^{*}型ソース領域に重ならない部分に形成されて いる。このディープベース層30a、30bの部分でア バランシェブレークダウンさせることによって、素子の 耐圧が向上するようになっている。

【0005】また、p型炭化珪素ベース領域3aの表 層部における所定領域には、ベース領域3aよりも浅い n'型ソース領域4aが、また、p'型炭化珪素ベース 領域3bの表層部における所定領域には、ベース領域3 bよりも浅いn^{*}型ソース領域4bがそれぞれ形成され ている。さらに、n'型ソース領域4aとn'型ソース 領域4bとの間におけるn 型炭化珪素エピ層2および p 型炭化珪素ベース領域3a、3bの表面部にはn 型SiC層5が延設されている。つまり、p型炭化珪 素ベース領域3a、3bの表面部においてソース領域4 a、4bとn 型炭化珪素エピ層2とを繋ぐようにn型 SiC層5が配置されている。このn²型SiC層5 は、p型炭化珪素ベース領域3a、3bの表層部の所 定領域及びn型炭化珪素エピ層2の表層部の所定領域 にn型不純物をイオン注入することによって形成された ものである。n型SiC層5は、p 型炭化珪素ベース 領域3a、3bの表層部においてはキャリア濃度が低い n 型領域5aで構成されており、n 型炭化珪素エピ 層2の表層部においてはキャリア濃度が高いn^{*}型領域 5 b で構成されている。これらのうち、キャリア濃度の 低いn型領域5aがチャネル領域として働くようにな っている。以下、n型領域5aを表面チャネル層とい う。

【0006】表面チャネル層5aの上面およびn、型ソ ース領域4a、4bの上面にはゲート絶縁膜(シリコン 酸化膜) 7が形成されている。さらに、ゲート絶縁膜7 の上にはポリシリコンゲート電極8が形成されている。 ポリシリコンゲート電極8は絶縁膜9にて覆われてい る。絶縁膜9としてLTO(Low Temperat ure Oxide) 膜が用いられている。その上には ソース電極10が形成され、ソース電極10はn[・]型ソ

a、3bと接している。また、n^{*}型炭化珪素半導体基板1の裏面1bには、ドレイン電極層11が形成されている。

【0007】次に、このパワープレーナ型MOSFET の作用(動作)を説明する。上記MOSFETは蓄積モードで動作する。表面チャネル層5aにおいて、キャリアはp・型炭化珪素ベース領域3a、3bと表面チャネル層5aとの間の静電ポテンシャルの差、及び表面チャネル層5aとポリシリコンゲート電極8との間の仕事関数の差により生じた電位によって空乏化される。このた 10め、ポリシリコンゲート電極8に印加する電圧を調整することにより、表面チャネル層5aとポリシリコンゲート電極8との間の仕事関数の差と、外部からの印加電圧により生じる電位差を変化させ、チャネルの状態を制御することでMOSFETのオン、オフを制御する。

【0008】具体的には、オフ状態において、空乏領域は、p⁻型炭化珪素ベース領域3a、3b及びポリシリコンゲート電極8により作られた電界によって、表面チャネル層5a内に形成されているため、ポリシリコンゲート電極8に対して正のバイアスを供給することによっ20て、ゲート絶縁膜(SiO₂)7と表面チャネル層5aとの間の界面においてn⁻型ソース領域4a、4bからn⁻型ドリフト領域2方向へ延びるチャネル領域を形成し、オン状態にスイッチングさせる。

【0009】このとき、電子は、n・型ソース領域4 a、4bから表面チャネル層5aを経由し表面チャネル層5aからJFET部を含むn・型炭化珪素エピ層2に流れる。そして、n・型炭化珪素エピ層(ドリフト領域)2に達すると、電子は、n・型炭化珪素半導体基板(n・ドレイン)1〜垂直に流れる。このようにゲート30電極8に正の電圧を印加することにより、表面チャネル層5aに蓄積型チャネルを誘起させ、ソース電極10とドレイン電極11との間に電流を流す。

【0010】このように、プレーナ型MOSFETにおいて、動作モードをチャネル形成層の導電型を反転させることなくチャネルを誘起する蓄積モードとすることで、導電型を反転させる反転モードのMOSFETに比べ、チャネル移動度を大きくしてオン抵抗を低減させるようにしている。

[0011]

【発明が解決しようとする課題】上記従来におけるMOSFETでは、p型炭化珪素ベース領域3a、3bに n型不純物をイオン注入して、p型炭化珪素ベース領域3a、3bの中のp型不純物を同量のn型不純物で補償し(但し、活性化率が低い場合には、ドーピング量が増加する)、さらに所望のキャリア濃度になるまでn型不純物をイオン注入を続けることで表面チャネル層5aを形成している。このため、表面チャネル層5aは、キャリアとなるn型不純物以外の中性不純物が大量に含まれたものとなる。

【0012】このように、チャネル領域として働く表面チャネル層5aに中性不純物が大量に含まれているために、キャリア移動度が低下してしまうという問題が発生することが判った。また、p型不純物の量が多い程、p型不純物を補償するために必要とされるn型不純物のイオン注入量も多くなる。このため、イオン注入による欠陥が増え、リークが発生してしまう可能性があり、耐圧が低下するという問題もある。

【0013】これらの問題は、図9に示すプレーナ型MOSFETに限らず、導電型が異なる不純物を含んだ半導体中にイオン注入することで、導電型を反転させてチャネル領域を形成する半導体装置全てにおいて同様のことが言える。本発明は上記点に鑑みて成され、イオン注入によってチャネル領域を構成する場合においても良好なキャリア移動度を有し、かつイオン注入による欠陥からのリークを防止できる炭化珪素半導体装置及びその製造方法を提供することを第2の目的とする。

【0014】また、イオン注入によってチャネル領域を構成する場合において、チャネル領域内の中性不純物を少なくするのに適した半導体基板を提供することを第2の目的とする。

[0015]

【課題を解決するための手段】上記目的を達成するため、以下の技術的手段を採用する。請求項1に記載の発明においては、第2導電型の半導体層(3a、3b)の表面部に第1導電型の不純物をイオン注入することで、ソース領域(4a、4b)とドレイン層(2)とを繋ぐように形成された表面チャネル層(5)を有し、表面チャネル層内に介在している第2導電型不純物の濃度が、半導体層(3a、3b)のうち表面チャネル層よりも下方に位置する領域に介在している第2導電型の不純物の濃度よりも低くなっていることを特徴としている。

【0016】このように、表面チャネル層に介在している第2導電型不純物の濃度が、半導体層のうち表面チャネル層よりも下方に位置する領域に介在している第2導電型不純物の濃度よりも低くなっていれば、つまり半導体層のうち表面チャネル層を形成している部分における第2導電型不純物の濃度が半導体層の他の部分よりも低くなっていれば、イオン注入によって形成される中性不40 純物を少なくすることができる。また、イオン注入にれた量が少なくなっているため、表面チャネル層の結晶欠陥が少なくなっている。これにより、イオン注入によって表面チャネル層を形成する場合においても、キャリア移動度を向上させることができる。

【0017】請求項2に記載の発明においては、半導体層の表層部に第2導電型の不純物をイオン注入することによって形成された第2導電型のチャネル層を有し、チャネル層に介在している第1導電型不純物の濃度が、半導体層のうちチャネル層よりも下方に位置する領域に介50 在している第1導電型不純物の濃度よりも低くなってい

ることを特徴としている。これにより、請求項1と同様 の効果が得られる。

【0018】請求項3に記載の発明においては、炭化珪素からなる第1導電型の半導体層の表層部に、第2導電型の不純物をイオン注入して導電型を反転させて、該第2導電型の不純物が注入された部分をチャネル領域としている炭化珪素半導体装置おいて、チャネル領域に介在している第1導電型不純物の濃度が、半導体層のうちチャネル領域よりも下方に位置する部分に介在している第1導電型不純物の濃度よりも低くなっていることを特徴としている。これにより、請求項1と同様の効果が得られる。

【0019】請求項4に記載の発明においては、半導体層(3a、3b)の表層部に介在する第2導電型の不純物を半導体層の外部に拡散させる外部拡散工程と、半導体層の表層部にイオン注入を行い、チャネル領域となる表面チャネル層(5)を形成する工程と、半導体層の表層部の所定領域に、表面チャネル層に接すると共に半導体層の深さよりも浅い第1導電型のソース領域(4a、4b)を形成する工程と、を含むことを特徴としている。

【0020】このように、半導体層の表層部に介在する第2導電型の不純物を半導体層の外部に拡散させた後、イオン注入を行って表面チャネル層を形成することにより、補償される第2導電型の不純物を少なくなくした後で表面チャネル層を形成することができるため、表面チャネル層内の中性不純物を少なくできると共に、イオン注入の量を少なくできる。このため、表面チャネル層のキャリア移動度を向上させることができると共に、表面チャネル層の結晶欠陥を少なくすることができる。

【0021】また、請求項5に記載の発明においても、 半導体層の表層部に介在する第1導電型の不純物を該半 導体層の外部へ拡散させる外部拡散工程と、半導体層の 表層部にイオン注入を行い、第2導電型のチャネル層を 形成する工程と、を含んでおり、請求項4と同様の効果 が得られる。請求項6に記載の発明においては、半導体 層の表層部に介在する第1導電型の不純物を該半導体層 の外部へ拡散させる外部拡散工程を有し、チャネル領域 を形成するためのイオン注入は、前記拡散工程後に行う ことを特徴としている。

【0022】このように、チャネル領域を形成するためのイオン注入工程を外部拡散工程の後に行うようにすることにより、請求項4と同様の効果が得られる。請求項7に示すように、外部拡散工程は、半導体層上に拡散用膜を成膜し、この拡散用膜中に不純物を拡散させることで行うことができる。具体的には、請求項8に示すように、拡散用膜として酸化シリコンを用いることができる。

【0023】また、請求項9に示すように、外部拡散工程は、減圧雰囲気下で熱処理を行い、この雰囲気中に不 50

純物を拡散させることで行うことができる。請求項10 に記載の発明においては、第1導電型の半導体層を有 し、該半導体層の表層部における第1導電型の不純物が

半導体層の外部に拡散されており、表面部に介在する第 1 導電型不純物の濃度が、半導体層のうち前記表層部よりも内側に介在する第1 導電型不純物の濃度よりも低くなっていることを特徴としている。

している第1導電型不純物の濃度が、半導体層のうちチャネル領域よりも下方に位置する部分に介在している第 1導電型不純物の濃度よりも低くなっていることを特徴 としている。これにより、請求項1と同様の効果が得られる。 【0019】請求項4に記載の発明においては、半導体層(3a.3b)の表層部に介在する第2導電型の不純

【0025】請求項11に記載の発明においては、半導体層の表面からの深さに対して、第1導電型不純物の濃度が線形な関係を成して低濃度になっていることを特徴としている。このように、半導体層の表面からの深さと、第1導電型不純物の濃度とが線形な関係となるようにすることにより、チャネル移動度を高くすることができる。このような関係にするには、半導体層の表面に外部拡散用の膜(例えば酸化シリコンや窒化シリコン)を成膜したのち、高温かつ長時間の熱処理を行えばよい。

【0026】なお、上記関係を誤差関数に従った関係にするには、低温かつ短時間の熱処理で外部拡散を行えばよく、対数関数に従った関係にするには、高温又は長時間の熱処理で外部拡散を行えばよい。

[0027]

【発明の実施の形態】以下、本発明を図に示す実施形態 30 について説明する。図1に、本実施の形態におけるノーマリオフ型のnチャネルタイププレーナ型MOSFET (縦型パワーMOSFET) の断面図を示す。本デバイスは、インバータや車両用オルタネータのレクチファイヤに適用すると好適なものである。

【0028】図1に基づいて縦型パワーMOSFETの 構造について説明する。但し、本実施形態における縦型 パワーMOSFETは、上述した図9に示すMOSFE Tとほぼ同様の構造を有しているため、異なる部分につ いてのみ説明する。なお、本実施形態における縦型パワ 40 一MOSFETのうち、図9に示すMOSFETと同様 の部分については同様の符号を付してある。

【0029】図9に示すMOSFETにおいては、大量の中性不純物が含まれた表面チャネル層5aでチャネル領域が構成されているが、本実施形態における縦型パワーMOSFETでは、それに比して中性不純物が少ない表面チャネル層5aでチャネル領域が構成されている。このように、表面チャネル層5aの内部の中性不純物を少なくしているため、表面チャネル層5aにおけるキャリア移動度を向上させることができる。

【0030】このように構成された図1に示す縦型パワ

-MOSFETの製造工程を、図2~図4を用いて説明 する。

[図2 (a) に示す工程] まず、n型4Hまたは6Hま たは3C-SiC基板、すなわちn'型炭化珪素半導体 基板1を用意する。このn'型炭化珪素半導体基板1 は、1×10°cm³という高濃度でn型不純物がドー ピングされている。このような高濃度にすることで、p 型炭化珪素ベース領域3a、3bのパンチスルー防止 を図ると共に、表面チャネル層5aの空乏化が容易に行 板1はその厚さが400μmであり、主表面1aが(0 001) Si面、又は、(112-0) a面である。こ の基板1の主表面1aに厚さ5μmのn⁻型炭化珪素エ ピ層2をエピタキシャル成長する。本例では、n 型炭 化珪素エピ層 2 は下地の基板 1 と同様の結晶が得られ、 n型4Hまたは6Hまたは3C-SiC層となる。

【0031】 [図2(b)に示す工程] n 型炭化珪素 エピ層2の上の所定領域にLTO膜20を配置し、これ をマスクとしてB'(若しくはアルミニウム)をイオン 注入して、p²型炭化珪素ベース領域3a、3bを形成 20 する。このときのイオン注入条件は、p⁻型炭化珪素べ ース領域3a、3bのp型不純物濃度が1×10¹゚cm - ³となるように、温度が700℃で、ドーズ量が1×1 0¹⁶ c m⁻² としている。

【0032】 [図2(c)に示す工程] LTO膜20を 除去した後、加熱処理を行いp型炭化珪素ベース領域 3 a 、3 b 上を含む n 型炭化珪素エピ層 2 上に酸化シ リコン(SiO:)膜30を形成する。そして、さらに 外部拡散のための加熱処理(以下、外部拡散工程とい う) を行う。具体的には、1300℃で、0.5時間の 30 加熱処理を行う。

【0033】このとき、p 型炭化珪素ベース領域3 a、3b上に酸化シリコン膜30を形成し、拡散抵抗を 比較的小さくしているため、この加熱処理によってp⁻ 型炭化珪素ベース領域3a、3bの表層部に介在する不 純物が酸化シリコン膜30中に外部拡散される。この外 部拡散工程について、 p型半導体基板51に酸化シリコ ン52を成膜した場合を例に挙げて説明する。図5 (a) ~ (c) にp型半導体基板51に酸化シリコン5 2を成膜した場合の外部拡散工程を示す。なお、図5 (a)~(c)には、図2(c)に示される外部拡散工 程のみでなく、さらに、後述する図3(a)に示される チャネル領域を形成するためのn型不純物をイオン注入 する工程を加えてあり、このイオン注入工程を含めたも ので説明を行う。具体的には、図5 (a) は外部拡散工 程中の様子を示しており、図5(b)は外部拡散工程後 の様子を示しており、図5 (c)は外部拡散工程後のイ オン注入工程の様子を示している。

【0034】図5 (a) に示されるように、外部拡散工 程以前には、p型半導体基板51の表面から内部に至る 50 件は、温度が700℃、ドーズ量が1×10º°~1×1

までボロン等のp型不純物53がほぼ均等に介在してい る。そして、外部拡散工程を施すことにより、図中の矢 印で示されるように、p型半導体基板51の表面側に介 在する p 型不純物 5 3 が酸化シリコン膜 5 2 に外部拡散 していく。

【0035】そして、図5(b)に示されるように、外 部拡散工程後には、p型半導体基板51の表面側のp型 不純物53が低減しており、p型半導体基板51の表面 側に介在していたp型不純物53が酸化シリコン膜52 えるようにしている。ここで、n'型炭化珪素半導体基 10 中に移動した状態となる。その後、フッ酸を含んだ水溶 液をエッチング液として酸化シリコン52を除去し、n 型不純物54をイオン注入すると、図5(c)に示され るように、p型半導体基板51の表面にn型半導体の層 55が形成される。

> 【0036】このように外部拡散工程を行った場合にお いて、n型半導体の層55が形成されたp型半導体基板 51中の不純物濃度を調べた結果を図6(a)に示す。 また、参考として外部拡散工程を施していない場合にお いて、n型半導体55′の層が形成されたp型半導体基 板51′の中の不純物濃度を調べた結果を図6(b)に 示す。なお、図6 (a)、(b)は縦軸が深さ、横軸が 不純物濃度で表わされており、縦軸の深さは図中の紙面 左側に表されるp型半導体基板51、51′の表面から の深さと対応している。

> 【0037】図6 (a) に示されるように、外部拡散工 程を施した場合には、n型半導体の層55の中のp型不 純物濃度が小さく、n型不純物を加えても、p型不純物 濃度とn型不純物濃度を加算した全不純物濃度が小さく なっていることが判る。一方、図6(b)に示されるよ うに、外部拡散工程を施していない場合には、n型半導 体の層55′の表面側のp型不純物濃度が小さくなって いないため、n型不純物を加えた場合には、p型不純物 濃度とn型不純物濃度を加算した全不純物濃度が非常に 大きくなっていることが判る。

> 【0038】これらの結果からも判るように、上記外部 拡散工程によってp型炭化珪素ベース領域3a、3bの 表層部に介在するp型不純物の量を少なくすることで、 n型不純物のイオン注入によってできる中性不純物の量 を少なくすることができる。また、p型不純物を補償す るために必要とされるn型不純物のイオン注入量が少な くて済むため、イオン注入による結晶欠陥を少なくする ことができる。

【OO39】〔図3(a)に示す工程〕酸化シリコン膜 30を除去した後、上述したようにn型不純物をイオン 注入する。具体的には、基板1の上面からN° をイオン 注入して、p 型炭化珪素ベース領域3a、3bの表面 部 (表層部) に表面チャネル層 5 a を形成すると共に、 n 型炭化珪素エピ層2の表層部にn 型層5bを0. 3 μ m程度の厚さで形成する。このときのイオン注入条

014 cm⁻¹としている。

【0040】このとき、上述したように、p 型炭化珪 素ベース領域3a、3bの表面部(表層部)は、外部拡 散工程によってp型不純物が少なくされているため、表 面チャネル層 5 a は中性不純物が少ないもので形成され る。このため、表面チャネル層5aのキャリア移動度を 向上させることができる。さらに、p⁻型炭化珪素ベー ス領域3a、3b内のp型不純物を補償するために必要 とされるn型不純物のイオン注入量を少なくできるた め、イオン注入による結晶欠陥を少なくすることができ 10 る。このため、結晶欠陥に基づくリーク電流の発生を防

止することができる。

【0041】また、縦型パワーMOSFETをノーマリ オフ型にするために、表面チャネル層5aの厚み(膜 厚)は以下の数式に基づいて決定している。縦型パワー MOSFETをノーマリオフ型とするためには、ゲート 電圧を印加していない状態の際に、n 型層に広がる空 乏層が電気伝導を妨げるように十分なバリア高さを有し ている必要がある。この条件は次式にて示される。

[0042]

【数1】

$$Tepi = \sqrt{\frac{2\varepsilon s}{q} \cdot \frac{ND + NA}{ND NA}} \cdot Vbuilt$$

$$+ \sqrt{\frac{2\varepsilon s}{q} \cdot \frac{1}{ND}} \left(\phi ms - \frac{Qs + Qfc + Qi + Qss}{Coxide} \right)$$

【0043】但し、Tepi はn 型層に広がる空乏層の 高さである。この数式1に示される右辺第1項は表面チ ャネル層5aとp^{*}型炭化珪素ベース領域3a、3bと のPN接合のビルトイン電圧Vbuilt による空乏層の伸 び量、すなわちp型炭化珪素ベース領域3a、3bか ら表面チャネル層 5 a に広がる空乏層の伸び量であり、 第2項はゲート絶縁膜7の電荷とφmsによる空乏層の伸 び量、すなわちゲート絶縁膜7から表面チャネル層5a に広がる空乏層の伸び量である。従って、p 型炭化珪 素ベース領域3a、3bから広がる空乏層の伸び量と、 ゲート絶縁膜7から広がる空乏層の伸び量との和が表面 チャネル層5aの厚み以上となるようにすれば縦型パワ 一MOSFETをノーマリオフ型にすることができるた め、この条件を満たすようなイオン注入条件で表面チャ 30 ネル層5aを形成している。

【0044】このようなノーマリオフ型の縦型パワーM OSFETは、故障などによってゲート電極に電圧が印 加できないような状態となっても、電流が流れないよう にすることができるため、ノーマリオン型のものと比べ て安全性を確保することができる。また、図1に示すよ うに、p 型炭化珪素ベース領域3a、3bは、ソース 電極10と接触していて接地状態となっている。このた め、表面チャネル層 5 a と p 型炭化珪素ベース領域 3 a、3bとのPN接合のビルトイン電圧Vbuilt を利用 40 いえる。 して表面チャネル層5aをピンチオフすることができ る。例えば、p 型炭化珪素ベース領域3a、3bが接 地されてなくてフローティング状態となっている場合に は、ビルトイン電圧Vbuilt を利用してp 型炭化珪素 ベース領域3a、3bから空乏層を延ばすということが できないため、p⁻型炭化珪素ベース領域3a、3bを ソース電極10と接触させることは、表面チャネル層5 a をピンチオフするのに有効な構造であるといえる。な お、本実施形態では、不純物濃度が低いものでp型炭 化珪素ベース領域3a、3bを形成しているが、不純物 50 これをマスクとしてRIEによりp 型炭化珪素ベース

濃度を高くすることによりビルトイン電圧Vbuilt をよ り大きく利用することができる。

【0045】また、本実施形態では炭化珪素によって縦 型パワーMOSFETを製造しているが、これをシリコ ンを用いて製造しようとすると、p⁻型炭化珪素ベース 領域3a、3bや表面チャネル層5a等の不純物層を形 成する際における熱拡散の拡散量の制御が困難であるた め、上記構成と同様のノーマリオフ型のMOSFETを 製造することが困難となる。このため、本実施形態のよ うにSiCを用いることにより、シリコンを用いた場合 と比べて精度良く縦型パワーMOSFETを製造するこ とができる。

【0046】また、ノーマリオフ型の縦型パワーMOS FETにするためには、上記数式1の条件を満たすよう に表面チャネル層 5 a の厚みを設定する必要があるが、 シリコンを用いた場合にはVbuilt が低いため、表面チ ヤネル層5aの厚みを薄くしたり不純物濃度を薄くして 形成しなければならず、不純物イオンの拡散量の制御が 困難なことを考慮すると、非常に製造が困難であるとい える。しかしながら、SiCを用いた場合にはVbuilt がシリコンの約3倍と高く、n 型層の厚みを厚くした り不純物濃度を濃くして形成できるため、ノーマリオフ 型の蓄積型MOSFETを製造することが容易であると

【0047】 [図3(b) に示す工程] 表面チャネル層 5 a の上の所定領域にLTO膜21を配置し、これをマ スクとしてN'をイオン注入し、n'型ソース領域4 a、4bを形成する。このときのイオン注入条件は、7 00℃、ドーズ量は1×10¹³~1×10¹⁴ c m⁻¹とし ている。

【0048】 [図3(c)に示す工程] そして、LTO 膜21を除去した後、フォトレジスト法を用いて表面チ ャネル層5aの上の所定領域にLTO膜22を配置し、

14

領域3a、3b上の表面チャネル層5aを部分的にエッチング除去する。

【0049】 [図4(a)に示す工程〕さらに、LTO膜22をマスクにしてB'をイオン注入し、ディープベース層30a、30bを形成する。これにより、ベース領域3a、3bの一部が厚くなったものとなる。このディープベース層30a、30bは、n'型ソース領域4a、4bに重ならない部分に形成されると共に、p型炭化珪素ベース領域3a、3bのうちディープベース層30a、30bが形成された厚みが厚くなった部分が、ディープベース層30aが形成されていない厚みの薄い部分よりも不純物濃度が濃く形成される。

【0050】〔図4(b)に示す工程〕LTO膜22を除去した後、基板の上にウェット酸化によりゲート絶縁膜(ゲート酸化膜)7を形成する。このとき、雰囲気温度は1080 $^{\circ}$ とする。その後、ゲート絶縁膜7の上にポリシリコンゲート電極8をLPCVDにより堆積する。このときの成膜温度は600 $^{\circ}$ とする。

【0051】〔図4(c)に示す工程〕引き続き、ゲート絶縁膜7の不要部分を除去した後、LTOよりなる絶 20縁膜9を形成しゲート絶縁膜7を覆う。より詳しくは、成膜温度は425℃であり、成膜後に1000℃のアニールを行う。なお、この後、室温での金属スパッタリングによりソース電極10及びドレイン電極11を配置する。また、成膜後に1000℃のアニールを行うと、図1に示す縦型パワーMOSFETが完成する。

【0052】次に、この縦型パワーMOSFETの作用 (動作)を説明する。本MOSFETはノーマリオフ型 の蓄積モードで動作するものであって、ポリシリコンゲート電極に電圧を印加しない場合は、表面チャネル層 5 30 aにおいてキャリアは、p 型炭化珪素ベース領域 3 a、3bと表面チャネル層 5 aとの間の静電ポテンシャルの差、及び表面チャネル層 5 aとポリシリコンゲート電極8との間の仕事関数の差により生じた電位によって全域空乏化される。ポリシリコンゲート電極8に電圧を印加することにより、表面チャネル層 5 a とポリシリコンゲート電極8との間の仕事関数の差と外部からの印加電圧の和により生じる電位差を変化させる。このことにより、チャネルの状態を制御することができる。

【0053】つまり、ポリシリコンゲート電極8の仕事 40 ができる。 関数を第1の仕事関数とし、p 型炭化珪素ベース領域 3 a、3 bの仕事関数を第2の仕事関数とし、表面チャネル層5 aの仕事関数を第3の仕事関数としたとき、第 1~第3の仕事関数の差を利用して、表面チャネル層5 aのn型のキャリアを空乏化する様に第1~第3の仕事 関数と表面チャネル層5 aの不純物濃度及び膜厚を設定 することができる。

【 O O 5 4 】また、オフ状態において、空乏領域は、p 型炭化珪素ベース領域 3 a 、 3 b 及びポリシリコンゲート電極 8 により作られた電界によって、表面チャネル 50

層5 a 内に形成される。この状態からポリシリコンゲート電極8に対して正のバイアスを供給すると、ゲート絶縁膜(SiO₂) 7と表面チャネル層5 a との間の界面においてn¹型ソース領域4 a、4 b から n²型ドリフト領域2方向へ延びるチャネル領域が形成され、オン状態にスイッチングされる。このとき、電子は、n²型ソース領域4 a、4 b から表面チャネル層5 a を経由し表面チャネル層5 a から n²型炭化珪素エピ層2に流れる。そして、n²型炭化珪素エピ層2(ドリフト領域)に達すると、電子は、n²型炭化珪素半導体基板1(n²ドレイン)へ垂直に流れるようになっている。

【0055】このとき、表面チャネル層5aが中性不純物が少ないもので形成されているため、チャネル移動度を向上させることができ、また表面チャネル層5aを形成するためのイオン注入の量が少なくなっているため、イオン注入による結晶欠陥を少なくすることができ、結晶欠陥に基づくリークを防止することができる。

(第2実施形態)上記第1実施形態では、電流が縦方向 (基板の厚み方向)に流れる縦型パワーMOSFETに 本発明の一実施形態を適用した場合について説明した が、本実施形態では電流が基板の横方向(基板の表面に 平行な方向)に流れるMOSFETに本発明の一実施形 態を適用した場合について説明する。

【0056】図7に、本実施形態におけるMOSFETを示す。この図に示すように、p型半導体基板101の表層部には、チャネル領域を構成するチャネル層102が形成されている。このチャネル層102は中性不純物が少ないもので構成されている。そして、このチャネル層102の一端にはソースコンタクト用のn'型領域103が形成されており、他端にはドレインコンタクト用のn'型領域104が形成されている。また、チャネル層102の上には、ゲート酸化膜105を介してゲート電極層106が形成されている。

【0057】このように構成されたMOSFETは、p型半導体基板101の表層部に形成されたチャネル層102をチャネル領域として、p型半導体基板101の横方向へ電流を流すようになっている。このとき、上述したように、チャネル層102を中性不純物が少ないもので構成しているため、キャリア移動度を向上させることができる。

【0058】次に、図7に示すMOSFETの製造方法 について図 $8(a) \sim (c)$ に基づいて説明する。

[図8 (a) に示す工程]まず、表層部においてp型不純物の量が少なくなっているp型半導体基板101を用意する。このp型半導体基板101は、内部に均等にp型不純物が含有された半導体基板に対し、上記第1実施形態に示した外部拡散工程を行うことで製造できる。このp型半導体基板101は、図7に示すMOSFETを製造するのに適している。

【0059】〔図8(b)に示す工程〕p型半導体基板

101の表面に酸化膜110を成膜し、フォトリソグラ フィ工程を経て、酸化膜110の所定領域を開口させ る。そして、酸化膜110をマスクとして、n型不純物 (例えば、N°等)をイオン注入して、チャネル層10 2を形成する。

【0060】このとき、p型不純物の量がが少なくなっ たp型半導体基板101の表層部にチャネル層102を 形成しているため、チャネル層102は中性不純物が少 ないもので形成される。また、p型不純物を補償するた めに必要とされるn型不純物のイオン注入も少なくてす 10 る。 むため、イオン注入による結晶欠陥を少なくすることが できる。

【0061】 [図8 (c) に示す工程] 酸化膜110を 除去したのち、再びp型半導体基板101の表面に酸化 膜111を成膜し、フォトリソグラフィ工程を経て、酸 化膜111の所定領域を開口させる。そして、酸化膜1 11をマスクとしてn型不純物(例えば、N 等)をイ オン注入して、ソースコンタクト用のn¹型層103及 びドレインコンタクト用のn、型層104を形成する。 ート酸化膜105、ゲート電極106を順に形成し、さ らに図示しないが層間絶縁膜を介してソース電極層及び ドレイン電極層を形成する等して、図7に示すMOSF

【0063】(他の実施形態)上記第1、第2実施形態 では、MOSFETを例に挙げて説明したが、この他の 形態のFETに本発明を適用することも可能である。例 えば、ラテラル型のMESFETに適用することこも可 30 を示す図である。 能であり、基板に溝を形成し、溝の側面にチャネル領域 を形成する溝ゲート型のMOSFETに適用することも 可能である。

ETが完成する。このように、電流が横方向に流れるM OSFET等に本発明の一実施形態を適用することも可

能である。

【0064】また、第1実施形態では、上記条件(高 温、長時間)で熱処理を行っているため、基板表面から の深さに対するp型不純物の濃度が線形の関係(図6参 照)となるようになっているが、上記深さに対して対数 関数に従った関係となるようにしてもよく、また誤差関 数に従った関係となるようにしてもよい。例えば、対数 関係に従った関係にするためには、高温又は長時間の熱 40 処理を行うようにすればよく、誤差関数に従った関係と なるようにするためには、第1実施形態に示した加熱処 理よりも低温かつ短時間の熱処理を行うようにすればよ い。但し、上記実施形態のように線形の関係となるよう にすることによって、よりキャリア移動度を高くするこ とができるため、上記条件の熱処理を行うことがより好 ましいといえる。

【0065】さらに、上記実施形態では、外部拡散用に 酸化シリコン膜30を熱酸化により形成しているが、こ の他の方法(例えばデポジション)によって形成しても 50 ン電極層、101…p型半導体基板、102…チャネル

よい。また、酸化シリコン膜30に代えて、窒化シリコ ン膜や窒化アルミニウムを形成しても、外部拡散を行う ことができる。

【0066】例えば、窒化シリコン膜は、窒素雰囲気中 で熱酸化を行うことや、酸素窒素雰囲気中で熱酸化を行 うこと、若しくは窒素をドーピングした後に熱酸化を行 うことによって形成することができる。なお、窒化シリ コン膜は、誘電率が高い絶縁体であり、バンドギャップ が高いためパッシベーションとして用いると有効であ

【0067】また、外部拡散用の膜を形成しなくても、 上記外部拡散を行うことは可能である。例えば、真空雰 囲気で高温の熱処理を行う等によってすることができ る。すなわち、不純物の拡散が行われないのは、拡散抵 抗が大きくなっているからであり、拡散抵抗が小さくな るような条件下にすることによって、不純物を拡散させ ることができるため、必ずしも外部拡散用の膜を形成す る必要なない。

【0068】さらに、上記実施形態では、酸化シリコン 【0062】この後、酸化膜111を除去したのち、ゲ 20 膜30を除去した後、n型不純物をイオン注入するよう にしているが、酸化シリコン膜30をイオン注入時のマ スクとすることも可能である。これにより製造工程の簡 略化を図ることも可能である。なお、酸化シリコン膜3 0に代えて、窒化シリコン膜等を用いた場合でも同様の ことが言える。

【図面の簡単な説明】

【図1】本発明の一実施形態における縦型パワーMOS FETの断面図である。

【図2】図1に示す縦型パワーMOSFETの製造工程

【図3】図2に続く縦型パワーMOSFETの製造工程 を示す図である。

【図4】図3に続く縦型パワーMOSFETの製造工程 を示す図である。

【図5】外部拡散工程を説明するための模式図である。

【図6】外部拡散工程を行った場合と、行っていない場 合を比較した図である。

【図7】第2実施形態にかかわるMOSFETの断面図

【図8】図7に示すMOSFETの製造工程を示す図で ある。

【図9】本出願人が先に出願した縦型パワーMOSFE Tの構成を示す断面図である。


【符号の説明】

1…n'型炭化珪素半導体基板、2…n'型炭化珪素エ ピタキシャル層、3a、3b…p 型炭化珪素ベース領 域、4a、4b…n'型ソース領域、5a…表面チャネ ル層(n⁻型SiC層)、7…ゲート絶縁膜、8…ゲー ト電極、9…絶縁膜、10…ソース電極、11…ドレイ


層、103、104…n*型層、105…ゲート絶縁


膜、106…ゲート電極。


【図1】




【図3】










【図2】











[図4]











【図9】

